FLIP FLOP

 A. PENGARTIAN FLIP FLOP

    Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator stabil. Dikatakan Multivibrator Bistabil karena kedua tingkat tegangan luaran pada Multivibrator tersebut adalah stabil dan hanya akan wengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-op mempunyai dua Keluaran yang salah satu keluarannya merupakan komplemen keluaran yang lain.

    Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada komputer maupun smartphone. Flip-flop juga dapat digunakan sebagai penghitung detak dan sebagai pensinkronsasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi. [1]

    Rangkaian yang memiliki dua keadaan stabil diperlakukan sebagai flip flop. Status stabil ini digunakan untuk menyimpan data biner yang dapat diubah dengan menerapkan input yang bervariasi. Sandal jepit adalah blok bangunan fundamental dari sistem digital. Flip flop dan latch adalah contoh elemen penyimpanan data. Dalam rangkaian logika sekuensial, flip flop adalah elemen penyimpanan dasar. Kait dan sandal jepit adalah elemen penyimpanan dasar tetapi berbeda dalam bekerja. Berikut adalah jenis-jenis flip flop:

B. FLIP-FLOP SR

    Flip Flop SR adalah flip flop yang paling umum digunakan dalam sistem digital. Dalam flip flop SR, ketika input yang disetel "S" benar, output Y akan tinggi, dan Y' akan rendah. Hal ini diperlukan bahwa pengkabelan rangkaian dipertahankan ketika output ditetapkan. Kita kondisikan sampai input set atau reset menjadi tinggi, atau daya dimatikan. 

1. Tabel Kebenaran

    Flip flop SR adalah perangkat bistable memori 1-bit yang memiliki dua input, yaitu, SET dan RESET. Input SET 'S' mengatur perangkat atau menghasilkan output 1, dan input RESET 'R' mengatur ulang perangkat atau menghasilkan output O. Input SET dan RESET diberi label masing-masing sebagai S dan R.

    Flip flop SR adalah singkatan dari flip flop "Set-Reset". Input reset digunakan untuk mengembalikan flip flop ke keadaan semula dari keadaan saat ini dengan output 'Q'. Output ini tergantung pada kondisi set dan reset, baik pada level logika "O" atau "1".

2. Flip Flop Gerbang NAND SR

    Flip flop SR gerbang NAND adalah flip flop dasar yang memberikan umpan balik dari kedua outputnya kembali ke input yang berlawanan. Rangkaian ini digunakan untuk menyimpan bit data tunggal di rangkaian memori. Jadi, flip flop SR memiliki tiga input, yaitu, 'S' dan 'R', dan output saat ini 'Q'. Output 'Q' ini terkait dengan riwayat atau status saat ini. Istilah "flip-flop" berkaitan dengan operasi perangkat yang sebenarnya, karena dapat "dibalik" ke keadaan set logika atau "di-flop" kembali ke keadaan reset logika yang berlawanan.

    Kita dapat mengimplementasikan flip flop set-reset dengan menghubungkan dua gerbang NAND 2-input cross-coupled bersama-sama. Dalam rangkaian flip flop SR, dari setiap output ke salah satu input gerbang NAND lainnya, umpan balik terhubung. Jadi, perangkat memiliki dua input, yaitu Set 'S' dan Reset 'R' dengan dua output Q dan Q' masing-masing. Di bawah ini adalah diagram blok dan diagram rangkaian flip flop SR.

3. Diagram Blok Flip Flop SR

4. Diagram Rangkaian Flip Flop SR

5. Keadaan Yang Ditetapkan

    Pada diagram di atas, ketika input R diset false atau O dan input S diset true atau 1, gerbang NAND Y memiliki input 0, yang akan menghasilkan output Q' 1. Nilai Q' adalah memutar ke gerbang NAND 'X' sebagai input 'A', dan sekarang kedua input gerbang NAND 'X' adalah 1(S=A=1), yang akan menghasilkan output 'Q' 0.

    Sekarang, jika input R diubah menjadi 1 dengan 'S' tersisa 1, input gerbang NAND 'Y' adalah R=1 dan B=0. Di sini salah satu inputnya juga 0, sehingga output Q' adalah 1. Jadi, rangkaian flip-flop diset atau di-latched dengan Q=0 dan Q'=1.

Setel Ulang Status

    Keluaran Q' adalah 0, dan keluaran Q adalah 1 dalam keadaan stabil kedua. Diberikan oleh R =1 dan S = 0. Salah satu input gerbang NAND 'X' adalah 0, dan output Q-nya adalah 1. Output Q dipudarkan ke gerbang NAND Y sebagai input B. Jadi, kedua input ke Gerbang NAND Y diatur ke 1, oleh karena itu, Q' = 0.     Sekarang, jika input S diubah menjadi 0 dengan 'R' tersisa 1, output Q' akan menjadi O dan tidak ada perubahan status. Jadi, keadaan reset dari rangkaian flip flop telah terkunci, dan tindakan set/reset didefinisikan dalam tabel kebenaran berikut:

    Dari tabel kebenaran di atas, kita dapat melihat bahwa ketika input 'S' dan reset 'R' diset ke 1, output Q dan Q' akan menjadi 1 atau 0. Output ini bergantung pada status input S atau R sebelumnya kondisi input ada. Jadi, ketika inputnya adalah 1, status outputnya tetap tidak berubah.     Kondisi di mana kedua status input diatur ke 0 diperlakukan sebagai tidak valid dan harus dihindari. S-R adalah singkatan dari "Set" dan "Reset". Sesuai dengan namanya, S-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-flop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q' Rangkaian S-R Flip-flop ini umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang logika NAND. Ada juga S-R Flip-flop yang terbuat dari gabungan 2 gerbang Logika NOR dan NAND.     Berikut ini adalah diagram logika NOR Gate S-R Flip-flop, NAND Gate S-R Flip-Flop dan Clocked S-R Flip-flop (gabungan gerbang logika NOR dan NAND).

C. FLIP FLOP JK

    Flip Flop JK digunakan untuk menghilangkan kelemahan flip flop SR, yaitu keadaan tidak terdefinisi. Flip flop JK dibentuk dengan melakukan modifikasi pada flip flop SR. Flip flop SR ditingkatkan untuk membangun flip flop JK. Ketika input S dan R disetel ke true, flip flop SR memberikan hasil yang tidak akurat. Tetapi dalam kasus JK flip flop, ia memberikan output yang benar.

    Pada flip flop JK, jika kedua inputnya berbeda, nilai J pada tepi clock berikutnya diambil oleh output Y. Jika kedua inputnya rendah, maka tidak terjadi perubahan, dan jika tinggi pada tepi clock, kemudian dari satu state ke state lainnya, output akan di-toggle. JK Flip Flop adalah Set atau Reset Flip flop dalam sistem digital.

            Tabel Kebenaran Flip Flop JK

D. D FLIP FLOP
    D flip flop adalah flip flop yang banyak digunakan dalam sistem digital. Flip flop D banyak digunakan dalam shift-register, counter, dan siskronisasi input.

                Tabel Kebenaran D Flip Flop

    SR flip-flop membutuhkan dua input (SET dan RESET), tapi bisa disederhanakan menjadi satu input dengan menggunakan D flip-flop, yang hanya memiliki satu input bernama D (Data). D flip-flop dirancang agar tidak mengalami kondisi ambigu seperti SR flip-flop.

    Saat clock aktif (naik dari 0 ke 1), nilai D akan masuk ke output Q. Jika clock tidak aktif, output tidak berubah. Flip-flop ini menyimpan data pada output selama clock tidak mengalami transisi. Fungsi ENABLE atau clock adalah untuk mengatur kapan data D akan diterima oleh flip-flop.

    Tabel kebenaran menunjukkan bahwa output Q mengikuti D hanya saat clock aktif naik.

    Simbol dan menunjukkan arah pulsa clock. Flip flop tipe-D mengasumsikan simbol-simbol ini sebagai pemicu tepi.[9]

    D flip flop adalah flip flop yang banyak digunakan dalam sistem digital. Flip flop D banyak digunakan dalam shift-register, counter, dan sinkronisasi input.

E. T FLIP FLOP

    T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua input J dan K dihubungkan sehingga sering disebut jugs dengan single J-K Flip-flop. 

 

Flip Flop T juga dikenal sebagai Toggel filp-flop. Flip-Flop T ini dapat menemukan komplemen dari keadaannya.

    Sama seperti JK flip-flop, T flip-flop digunakan. Tidak seperti flip flop JK, pada flip flop T, hanya ada input tunggal dengan input clock. Flip flop T dibangun dengan menghubungkan kedua input JK flip flop bersama-sama sebagai input tunggal. Berikut adalah diagram T flip-flop.